Notizen zum DIL/NetPC dnp1485
 
home
users
ohne ssl

Auf dem Entwicklungsboard habe ich einen 32 Poligen stecker montiert.
Dieser bietet die Moeglichkeit verschieden externe Hardware zu Entwickeln, zu Testen oder zu nutzen.
Fuer mich als Erinnerung ist hier die Pinbelegung des Steckers.

Pin 1 PA0 (DIL Pin 1)   Pin 2 PA1 (DIL Pin 2)
Pin 3 PA2 (DIL Pin 3)   Pin 4 PA3 (DIL Pin 4)
Pin 5 PA4 (DIL Pin 5)   Pin 6 PA5 (DIL Pin 6)
Pin 7 PA6 (DIL Pin 7)   Pin 8 PA7 (DIL Pin 8)
Pin 9 PC0 (DIL Pin 17)   Pin 10 PC1 (DIL Pin 18)
Pin 11 PC2 (DIL Pin 19)   Pin 12 PC3 (DIL Pin 20)
Pin 13 IOR (DIL Pin 50)   Pin 14 IOW (DIL Pin 51)
Pin 15 Vcc   Pin 16 SD0 (DIL Pin 63)
Pin 17 CS3 (DIL Pin 46)   Pin 18 SD1 (DIL Pin 62)
Pin 19 CS2 (DIL Pin 47)   Pin 20 SD2 (DIL Pin 61)
Pin 21 CS1 (DIL Pin 48)   Pin 22 SD3 (DIL Pin 60)
Pin 23 SA0 (DIL Pin 55)   Pin 24 SD4 (DIL Pin 59)
Pin 25 SA1 (DIL Pin 54)   Pin 26 SD5 (DIL Pin 58)
Pin 27 SA2 (DIL Pin 53)   Pin 28 SD6 (DIL Pin 57)
Pin 29 SA3 (DIL Pin 52)   Pin 30 SD7 (DIL Pin 56)
Pin 31 Vdd 5V   Pin 32 GND
Auf der Erweiterungsplatine derzeit 4 Optokoppler Eingaenge.Diese sind auf einen D-sub (15pol.) Stecker gefuehrt.

Pin 1 OUT PA1 - Pin 2   Pin 2 OUT PA3 - Pin 4
Pin 3 n.c.   Pin 4 n.c.
Pin 5 n.c.   Pin 6 IN Optokoppler PC2 - Pin 11
Pin 7 IN Optokoppler PC0 - Pin 9   Pin 8 IN Optokoppler PC1 - Pin 10
Pin 9 OUT GND - Pin 31   Pin 10 OUT PA0 - Pin 1
Pin 11 n.c.   Pin 12 IN VCC 12V
Pin 13 n.c.   Pin 14 IN Optokoppler (+12V) PC3 - Pin 12
Pin 15 IN GND     
Auf der Erweiterungsplatine derzeit 8 reedrelais.Diese sind auf einen D-sub (15pol.) Stecker gefuehrt.

Die Relais werden ueber I/O Befehle angesprochen.Dieser Bereich der Karte wird ueber GPIO_CS1 aktiviert.fuer (a) lautet die Adresse 0fuer (b) lautet die Adresse 1Der Multiplxer 74138 hat somit noch Q2-Q7 (entsprich 2-7) freiDie Daten D0-D5 werden in einem D-FlipFlop 74174 gespeichert. Die Ausgaenge gehen auf den 7406 welcher dann die Relais steuert.Verdrahtung des SN174 und SN06:
Daten D0 - D4/Q4 - A3/Y3 - R1
Daten D1 - D3/Q3 - A4/Y4 - R2
Daten D2 - D2/Q2 - A5/Y5 - R3
Daten D3 - D5/Q5 - A2/Y2 - R4
Daten D4 - D6/Q6 - A1/Y1 - R5
Daten D6 - D1/Q1 - A6/Y6 - R6

Daten D0 - D4/Q4 - A3/Y3 - R7
Daten D1 - D3/Q3 - A4/Y4 - R8
Daten D2 - D2/Q2 - A5/Y5 - R9
Daten D3 - D5/Q5 - A2/Y2 - R10
Daten D4 - D6/Q6 - A1/Y1 -
Daten D6 - D1/Q1 - A6/Y6 -

Pin 1 Relais 1 - D0 (b)   Pin 2 Relais 2 - D0 (b)
Pin 3 Relais 3 - D1 (b)   Pin 4 Relais 4 - D1 (b)
Pin 5 Relais 5 - D2 (b)   Pin 6 Relais 6 - D2 (b)
Pin 7 Relais 7 - D3 (a)   Pin 8 Relais 8 - D3 (a)
Pin 9 GND   Pin 10 n.c.
Pin 11 n.c.   Pin 12 n.c.
Pin 13 Relais 10 (a)   Pin 14 Relais 9 (a)
Pin 15 VCC 12V     
  • www• Fraunhofer ITWM• FWG Berg• Impressum und Datenschutzerklärung•